一、GIDL效應產生原因
GIDL（GateInducedDrainLeakage）效應，即柵極誘導漏極泄露電流，主要源于隧穿電流，其中縱向帶帶隧穿（L-BTBT）和橫向帶帶隧穿（T-BTBT）是關鍵因素。
（一）縱向帶帶隧穿（L-BTBT）
在亞閾值區，當漏端電壓較大時，靠近柵極的漏端處會形成一個小的耗盡區。在此區域內，電場作用下會產生陷阱輔助的載流子，從而引發柵誘導的漏極泄露電流。當電場足夠大時，甚至可以直接發生帶間隧穿（T-BTBT）。這種L-BTBT主要發生在漏極與溝道重疊區域。隨著柵控能力的提高，溝道與漏結處的電場會升高，形成一個寄生的PN結二極管。在VDS較大時，即使柵極電壓較小，溝道處的價帶也會超過漏極導帶，從而發生L-BTBT。在FinFET與環柵器件中，由于溝道尺寸較小，該效應更為明顯。
（二）橫向帶帶隧穿（T-BTBT）
在FinFET與環柵器件中，這種T-BTBT特別明顯。這些器件的溝道尺寸較小，電場集中在溝道與漏結處，容易導致L-BTBT的發生，進而也可能引發T-BTBT。
二、MOS管泄漏電流分析
在MOSFET中，引發靜態功耗的泄漏電流主要有以下幾種：
源到漏的亞閾泄漏電流：當器件處于亞閾值區時，源極和漏極之間仍存在少量電流泄漏。
柵泄漏電流：由于柵氧化層存在一定缺陷或薄厚不均等因素，導致柵極與溝道之間存在微小電流泄漏。
柵致漏極泄漏GIDL電流：主要發生在柵漏交疊區。在這些泄漏電流中，當電路中器件處于關態或者處于等待狀態時，GIDL電流往往在泄漏電流中占主導地位。
三、GIDL隧穿電流與產生電流機制
（一）GIDL隧穿電流
當柵漏交疊區處柵漏電壓VDG很大時，交疊區界面附近硅中電子在價帶和導帶之間發生帶帶隧穿形成電流，這就是GIDL隧穿電流。隨著柵氧化層越來越薄，GIDL隧穿電流急劇增加。
（二）GIDL產生電流
漏pn結由于反偏，產生率大于復合率，在柵控制下，硅和二氧化硅界面處陷阱充當產生中心而引發一種柵誘導的漏極泄漏電流。
四、柵極誘導漏極泄露電流解決方法
GIDL效應對MOSFET的可靠性有較大影響。在短溝道器件中，GIDL現象尤為明顯，漏極和源極的耗盡區相互作用會降低源極的勢壘，導致亞閾值泄漏電流增加。此外，GIDL與VGD（柵源電壓與漏源電壓之差）有關，一般NMOS的GIDL會比PMOS大兩個數量級。
（一）降低電場強度
通過調整器件結構或工作條件，減少靠近柵極的漏端處的電場強度，從而降低隧穿電流的發生。
（二）使用低介電常數材料
選擇介電常數較低的材料作為柵極絕緣層，可以減少電場對漏極的影響。
（三）優化溝道尺寸
在FinFET和環柵器件中，合理設計并優化溝道尺寸，可以降低L-BTBT的發生率。
〈烜芯微/XXW〉專業制造二極管，三極管，MOS管，橋堆等，20年，工廠直銷省20%，上萬家電路電器生產企業選用，專業的工程師幫您穩定好每一批產品，如果您有遇到什么需要幫助解決的,可以直接聯系下方的聯系號碼或加QQ/微信，由我們的銷售經理給您精準的報價以及產品介紹
聯系號碼：18923864027（同微信）
QQ：709211280